Статья
Полный текст:
В статье рассмотрена задача аппаратно-ориентированной классификации бинарных отношений вершин граф-схем параллельных алгоритмов, возникающая при проектировании систем логического управления в базисе логических мультиконтроллеров, при автоматизированном распараллеливании вычислений и др. Программная реализация указанных действий является сравнительно медленной, ввиду чего с целью сокращения затрат времени на выполнение классификации отношений предложено выполнять ее с использованием специализированного аппаратно-ориентированного акселератора. В данной статье приведено краткое описание его структуры, базирующееся на использовании специализированной многопортовой памяти с матричной структурой, и специализированной схемотехнической реализации операции умножения битовых векторов. В ходе выполненной оценки затрат времени показано, что на матрицах малой плотности, к которым относятся рассматриваемые матрицы бинарных отношений, предложенное устройство на 1–2 порядка быстрее высоко оптимизированной программной реализации.
Ватутин, Э. И. Алгоритмическая оптимизация программной реализации метода параллельно-последовательной декомпозиции граф-схем параллельных алгоритмов / Э. И. Ватутин, В. С. Титов // Известия высших учебных заведений. Приборостроение. 2013. – Т. 56. – №6. –С. 23–29.
Ватутин, Э. И. Анализ узких мест программной реализации метода параллельно-последовательной декомпозиции граф-схем параллельных алгоритмов / Э. И. Ватутин // Распознавание – 2013. – Курск, 2013. – C. 235–237.
Ватутин, Э. И. Анализ эффективности и программная оптимизация методов синтеза разбиений параллельных алгоритмов логического управления в среде PAE /
Э. И. Ватутин // Известия Юго-западного государственного университета. – Курск, 2012. – № 2. – Ч. 1. – С. 191–195.
Ватутин, Э. И. Визуальная среда синтеза разбиений параллельных алгоритмов логического управления /Э. И. Ватутин, И. В. Зотов // Свидетельство об официальной регистрации программы для ЭВМ № 2007613222 от 30.07.07.
Ватутин, Э. И. Комбинаторно-логические задачи синтеза разбиений параллельных алгоритмов логического управления при проектировании логических мультиконтроллеров / [Э. И. Ватутин и др.]. – Курск, 2010.
Ватутин, Э. И. Метод формирования субоптимальных разбиений параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Параллельные вычисления и задачи управления (PACO’04). – М., 2004. – С. 884–917.
Ватутин, Э. И. Однородная среда электронной модели дерева для аппаратно-ориентированной обработки R-выражений / Э. И. Ватутин // Распознавание – 2008. Ч. 1. –Курск, 2008. – С. 90–92.
Ватутин, Э. И. Оценка реальной производительности современных видеокарт с поддержкой технологии CUDA в задаче умножения матриц / Э. И. Ватутин, И. А. Мартынов, В. С. Титов // Известия Юго-западного государственного университета. – 2014. – № 2. – С. 8–17.
Ватутин, Э. И. Оценка реальной производительности современных процессоров в задаче умножения матриц для однопоточной программной реализации с использованием расширения SSE (часть 1) / Э. И. Ватутин, В. С. Титов // Известия Юго-западного государственного университета. Принята к опубликованию.
Ватутин, Э. И. Оценка реальной производительности современных процессоров в задаче умножения матриц для однопоточной программной реализации с использованием расширения SSE (часть 2) / Э. И. Ватутин, В. С. Титов // Известия Юго-западного государственного университета. Принята к опубликованию.
Ватутин, Э. И. Оценка реальной производительности современных процессоров и видеокарт с поддержкой технологии CUDA в задаче умножения матриц / Э. И. Ватутин, И. А. Мартынов, В. С. Титов // CUDA альманах. – 2015. – Май. – С. 9–10.
Ватутин, Э. И. Параллельно-последовательный метод формирования субоптимальных разбиений параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Свидетельство об официальной регистрации программы для ЭВМ №2005613091 от 28.11.05.
Ватутин, Э. И. Построение матрицы отношений в задаче оптимального разбиения параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Известия Курского государственного технического университета. – Курск, 2004. – № 2. – С. 85–89.
Ватутин, Э. И. Программная система для нахождения разбиений параллельных алгоритмов логического управления / Э. И. Ватутин // Распознавание – 2005. – Курск, 2005. – С. 174–177.
Ватутин, Э. И. Программная система для построения разбиений параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Идентификация систем и задачи управления (SICPRO’06). – М., 2006. – С. 2239–2250.
Ватутин, Э. И. Проектирование логических мультиконтроллеров. Синтез разбиений параллельных граф-схем алгоритмов / Э. И. Ватутин. – Saarbrücken, 2011.
Воеводин, В. В. Параллельные вычисления / В. В. Воеводин, Вл. В. Воеводин. – СПб., 2002.
Емельянов, С. Г. Архитектура параллельных логических мультиконтроллеров / С. Г. Емельянов, И. В. Зотов, В. С. Титов. – М., 2009.
Зотов, И. В. Организация и синтез микропрограммных мультимикроконтроллеров / [И. В. Зотов и др.].– Курск, 1999.
Кун, С. Матричные процессоры на СБИС / С. Кун. –М., 1991.
Мартынов, И. А. Аппаратно-ориентированная реализация операции транзитивного замыкания бинарных отношений / И. А. Мартынов, Э. И. Ватутин, В. С. Титов // Распознавание – 2015. – Курск, 2015. – С. 244–247.
Мартынов, И. А. Измерение реальной пропускной способности шины PCI Express с использованием видео-карт с поддержкой технологии CUDA в качестве периферийных устройств / И. А. Мартынов, Э. И. Ватутин // Распознавание – 2015. – Курск, 2015. – С. 242–244.
Мартынов, И. А. Многопортовое матричное запоминающее устройство для хранения битовых признаков / И. А. Мартынов, Э. И. Ватутин, В. С. Титов // Медико-экологические информационные технологии – 2014. –Курск, 2014. – С. 141–145.
Наджаджра, М. Х. Схемотехническая реализация операции умножения битовых векторов при классификации бинарных отношений граф-схем параллельных алгоритмов / М. Х. Наджаджра, И. А. Мартынов, Э. И. Ватутин// Распознавание – 2015. – Курск, 2015. – С. 275–277.
Martynov, I. A. Hardware oriented classification of binary relations of graph-schemes of parallel algorithms / I. A. Martynov, E. I. Vatutin, V. S. Titov // Eighth World Conference on Intelligent Systems for Industrial Automation (WCIS – 2014). – Tashkent, 2014. – P. 70–73.
Ватутин, Э. И. Анализ узких мест программной реализации метода параллельно-последовательной декомпозиции граф-схем параллельных алгоритмов / Э. И. Ватутин // Распознавание – 2013. – Курск, 2013. – C. 235–237.
Ватутин, Э. И. Анализ эффективности и программная оптимизация методов синтеза разбиений параллельных алгоритмов логического управления в среде PAE /
Э. И. Ватутин // Известия Юго-западного государственного университета. – Курск, 2012. – № 2. – Ч. 1. – С. 191–195.
Ватутин, Э. И. Визуальная среда синтеза разбиений параллельных алгоритмов логического управления /Э. И. Ватутин, И. В. Зотов // Свидетельство об официальной регистрации программы для ЭВМ № 2007613222 от 30.07.07.
Ватутин, Э. И. Комбинаторно-логические задачи синтеза разбиений параллельных алгоритмов логического управления при проектировании логических мультиконтроллеров / [Э. И. Ватутин и др.]. – Курск, 2010.
Ватутин, Э. И. Метод формирования субоптимальных разбиений параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Параллельные вычисления и задачи управления (PACO’04). – М., 2004. – С. 884–917.
Ватутин, Э. И. Однородная среда электронной модели дерева для аппаратно-ориентированной обработки R-выражений / Э. И. Ватутин // Распознавание – 2008. Ч. 1. –Курск, 2008. – С. 90–92.
Ватутин, Э. И. Оценка реальной производительности современных видеокарт с поддержкой технологии CUDA в задаче умножения матриц / Э. И. Ватутин, И. А. Мартынов, В. С. Титов // Известия Юго-западного государственного университета. – 2014. – № 2. – С. 8–17.
Ватутин, Э. И. Оценка реальной производительности современных процессоров в задаче умножения матриц для однопоточной программной реализации с использованием расширения SSE (часть 1) / Э. И. Ватутин, В. С. Титов // Известия Юго-западного государственного университета. Принята к опубликованию.
Ватутин, Э. И. Оценка реальной производительности современных процессоров в задаче умножения матриц для однопоточной программной реализации с использованием расширения SSE (часть 2) / Э. И. Ватутин, В. С. Титов // Известия Юго-западного государственного университета. Принята к опубликованию.
Ватутин, Э. И. Оценка реальной производительности современных процессоров и видеокарт с поддержкой технологии CUDA в задаче умножения матриц / Э. И. Ватутин, И. А. Мартынов, В. С. Титов // CUDA альманах. – 2015. – Май. – С. 9–10.
Ватутин, Э. И. Параллельно-последовательный метод формирования субоптимальных разбиений параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Свидетельство об официальной регистрации программы для ЭВМ №2005613091 от 28.11.05.
Ватутин, Э. И. Построение матрицы отношений в задаче оптимального разбиения параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Известия Курского государственного технического университета. – Курск, 2004. – № 2. – С. 85–89.
Ватутин, Э. И. Программная система для нахождения разбиений параллельных алгоритмов логического управления / Э. И. Ватутин // Распознавание – 2005. – Курск, 2005. – С. 174–177.
Ватутин, Э. И. Программная система для построения разбиений параллельных управляющих алгоритмов / Э. И. Ватутин, И. В. Зотов // Идентификация систем и задачи управления (SICPRO’06). – М., 2006. – С. 2239–2250.
Ватутин, Э. И. Проектирование логических мультиконтроллеров. Синтез разбиений параллельных граф-схем алгоритмов / Э. И. Ватутин. – Saarbrücken, 2011.
Воеводин, В. В. Параллельные вычисления / В. В. Воеводин, Вл. В. Воеводин. – СПб., 2002.
Емельянов, С. Г. Архитектура параллельных логических мультиконтроллеров / С. Г. Емельянов, И. В. Зотов, В. С. Титов. – М., 2009.
Зотов, И. В. Организация и синтез микропрограммных мультимикроконтроллеров / [И. В. Зотов и др.].– Курск, 1999.
Кун, С. Матричные процессоры на СБИС / С. Кун. –М., 1991.
Мартынов, И. А. Аппаратно-ориентированная реализация операции транзитивного замыкания бинарных отношений / И. А. Мартынов, Э. И. Ватутин, В. С. Титов // Распознавание – 2015. – Курск, 2015. – С. 244–247.
Мартынов, И. А. Измерение реальной пропускной способности шины PCI Express с использованием видео-карт с поддержкой технологии CUDA в качестве периферийных устройств / И. А. Мартынов, Э. И. Ватутин // Распознавание – 2015. – Курск, 2015. – С. 242–244.
Мартынов, И. А. Многопортовое матричное запоминающее устройство для хранения битовых признаков / И. А. Мартынов, Э. И. Ватутин, В. С. Титов // Медико-экологические информационные технологии – 2014. –Курск, 2014. – С. 141–145.
Наджаджра, М. Х. Схемотехническая реализация операции умножения битовых векторов при классификации бинарных отношений граф-схем параллельных алгоритмов / М. Х. Наджаджра, И. А. Мартынов, Э. И. Ватутин// Распознавание – 2015. – Курск, 2015. – С. 275–277.
Martynov, I. A. Hardware oriented classification of binary relations of graph-schemes of parallel algorithms / I. A. Martynov, E. I. Vatutin, V. S. Titov // Eighth World Conference on Intelligent Systems for Industrial Automation (WCIS – 2014). – Tashkent, 2014. – P. 70–73.
Ключевые слова:
Классификация бинарных отношений, умножение матриц, проектирование специализированных вычислительных средств, граф-схемы параллельных алгоритмов
Контент доступен под лицензией Creative Commons Attribution 4.0 License.